Informacja

Boundary Scan, JTAG, IEEE 1149 Tutorial

Boundary Scan, JTAG, IEEE 1149 Tutorial


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

Od czasu wprowadzenia na rynek we wczesnych latach 90-tych, boundary-scan, znany również jako JTAG lub IEEE 1149, stał się podstawowym narzędziem używanym do testowania płyt w fazie rozwoju, produkcji oraz w terenie. JTAG, boundary-scan to technika testowa, która umożliwia uzyskanie informacji o stanie płytki, gdy nie jest możliwe uzyskanie dostępu do wszystkich węzłów, które byłyby wymagane, gdyby zastosowano inne metody testowania.

Biorąc pod uwagę sposób, w jaki gęstość płytek drukowanych wzrastała w ostatnich latach, zwykle bardzo trudno jest sondować obwody elektroniczne i uzyskać informacje wymagane do przetestowania tych płytek. Jako JTAG, boundary scan umożliwia testowanie większości płytek przy minimalnym dostępie, jest obecnie szeroko stosowany do testowania obwodów elektronicznych na wszystkich etapach ich życia. Biorąc pod uwagę fakt, że inne formy testów wymagają dostępu albo w zakresie podłoża gwoździ, podczas gdy inne wymagają zbadania różnych miejsc na płycie, skanowanie granic oferuje unikalne rozwiązanie dla wielu wymagań testowych.

Chociaż technika JTAG, ang. Boundary-scan, ma na celu testowanie obwodów, jej elastyczność pozwala na wykorzystanie jej w wielu różnych zastosowaniach, w tym w aplikacjach testowych:

  • Test na poziomie systemu
  • Dostęp BIST
  • Testowanie pamięci
  • Programowanie Flash
  • Programowanie FPGA / CPLD
  • Emulacja procesora

Chociaż testowanie pozostaje główną aplikacją do skanowania granic, widać, że jest również przydatne w innych aplikacjach. Ze względu na swoją elastyczność technika ta jest szeroko stosowana i stanowi potężne narzędzie zarówno w zastosowaniach programistycznych, jak i produkcyjnych.

Historia skanowania granic

Gdy problem braku dostępu testowego do płytek zaczął stawać się problemem, w 1985 roku utworzono grupę znaną jako Joint Test Action Group (JTAG). Jej celem było rozwiązanie problemów, z którymi borykają się producenci elektroniki w strategiach testowych i aby umożliwić przeprowadzenie testów tam, gdzie żadne inne technologie nie mogłyby uzyskać dostępu.

Wprowadzenie technologii montażu powierzchniowego i dalsza miniaturyzacja sprawiły, że ludzie obawiali się, że dostęp do płyt do testowania zostanie poważnie ograniczony. Aby temu zaradzić, potrzebne byłyby nowe strategie.

Pierwotnym celem skanowania granicznego było uzupełnienie istniejących technik, w tym testów w obwodzie, wbudowanych testów funkcjonalnych i innych technik, a także zapewnienie standardu, który umożliwiłby testowanie obwodów sygnałów cyfrowych, analogowych i mieszanych.

Standard skanowania granic, który został opracowany, został przyjęty przez Instytut lub Inżynierów Elektryków i Elektroników, IEEE w USA jako IEEE 1149. Pierwsze wydanie standardu, IEEE 1149, było w 1990 roku. Podanym celem IEEE 1149 było testować połączenia między układami scalonymi zamontowanymi na płytkach, modułach, hybrydach i innych podłożach. Ponieważ większość problemów występujących w obwodach elektronicznych występuje z połączeniami, strategia testowania IEEE 1149 ujawniłaby większość problemów.

W 1993 r. Wydano poprawioną wersję skanu granic, standard IEEE 1149, który zawierał wiele wyjaśnień, ulepszeń i poprawek. Następnie w 1994 roku miało miejsce kolejne wydanie normy IEEE 1149. To wprowadziło Boundary Scan Description Language, BSDL. Umożliwiło to pisanie testów typu boundary-scan we wspólnym języku, poprawiając w ten sposób sposób, w jaki testy można pisać i ponownie wykorzystywać kod, oszczędzając w ten sposób czas projektowania.

Różnica między skanowaniem granicznym, JTAG i IEEE 1149.1

Terminy boundary scan, JTAG i IEEE 1149.1 zaczęły oznaczać nieco inne rzeczy. Wraz z rozwojem technologii terminy te nabrały nieco innego znaczenia.
  • Skan graniczny: Odnosi się to do technologii testowej, w której dodatkowe ogniwa są umieszczane w wyprowadzeniach od krzemu do zewnętrznych pinów, aby można było sprawdzić funkcjonalność chipa, a także płytki.
  • JTAG: Termin JTAG odnosi się do interfejsu lub testowego portu dostępu używanego do komunikacji. Obejmuje połączenia TCK, TDI, TDO, TMS itp. W przypadku niektórych aplikacji ten interfejs może być używany do odpytywania lub komunikacji z wewnętrznymi instrumentami w rdzeniu chipa.
  • IEEE 1149.1: Jest to norma IEEE definiująca logikę testową, która może być zawarta w układzie scalonym w celu zapewnienia znormalizowanych podejść do testowania połączeń z płytką drukowaną, samego obwodu scalonego lub modyfikacji lub obserwacji aktywności obwodu podczas normalnej pracy obwodu.

Podstawy skanowania brzegowego

JTAG, technika badania granicznego wykorzystuje komórkę z zatrzaskiem rejestru przesuwnego wbudowaną w każde zewnętrzne połączenie każdego urządzenia kompatybilnego z systemem Border Scan. Jedna komórka skanu granicznego jest zawarta w linii obwodu scalonego w sąsiedztwie każdego pinu I / O, a gdy jest używana w trybie rejestru przesuwnego, może przesyłać dane do następnej komórki w urządzeniu. Istnieją zdefiniowane punkty wejścia i wyjścia dla danych wchodzących i wychodzących z urządzenia, dzięki czemu można połączyć kilka urządzeń razem.

W normalnych warunkach pracy ogniwo jest ustawione tak, że nie ma żadnego efektu i staje się niewidoczne. Jednak gdy urządzenie jest ustawione w tryb testowy, pozwala na przekazanie szeregowego strumienia danych (wektora testowego) z jednej komórki zatrzaskowej rejestru przesuwnego do następnej. Komórki Boundary Scan w urządzeniu mogą przechwytywać dane z linii układu scalonego lub wymuszać na nich dane. W ten sposób system testowy, który może wprowadzać strumień danych do łańcucha rejestrów przesuwnych, może ustawiać stany na płycie, a także monitorować dane. Ustawiając jeden szeregowy strumień danych, zatrzaskując go na miejscu, a następnie monitorując powracający strumień danych, można uzyskać dostęp do obwodów na płycie i sprawdzić, czy powracający strumień danych jest tym, czego się oczekuje. Jeśli tak, test może zakończyć się pomyślnie, ale jeśli nie, system skanowania granicznego wykrył problem, który można dokładniej zbadać.

Interfejs JTAG

Istnieje wiele linii sterowania i danych JTAG, które tworzą testowy port dostępu TAP. Te linie znane jako TCK, TMS i opcjonalna linia TRST są połączone równolegle z chipami w łańcuchu skanowania granic. Połączenia oznaczone jako TDI (wejście) i TDO (wyjście) są połączone łańcuchowo, aby zapewnić ścieżkę wokół chipów skanowania granic dla danych. Dane są wysyłane do TDI pierwszego układu, a następnie TDO z pierwszego układu jest podłączane do TDI następnego i tak dalej. Wreszcie dane są pobierane z TDO ostatniego układu scalonego w łańcuchu.

  • KRAN Testowy port dostępu - styki skojarzone z testowym kontrolerem dostępu.
  • TCK Zegar testowy - ten pin jest sygnałem zegara używanym do zapewnienia synchronizacji systemu skanowania granic. TDI przesuwa wartości do odpowiedniego rejestru na zboczu narastającym TCK. Wybrana zawartość rejestru przesuwa się do TDO na opadającej krawędzi TCK.
  • TDI Test wprowadzania danych - instrukcje testowe są przesyłane do urządzenia przez ten pin.
  • TDO Wyjście danych testowych - ten pin dostarcza dane z rejestrów skanowania granicznego, tj. Dane testowe są przesuwane na tym pinie.
  • TMS Wybór trybu testowego - To wejście, które również synchronizuje się ze zboczem narastającym TCK, określa stan kontrolera TAP.
  • TRST Test resetowania - jest to opcjonalny pin resetowania aktywnego niskiego poziomu testu. Umożliwia asynchroniczną inicjalizację kontrolera TAP bez wpływu na logikę innego urządzenia lub systemu.

Przeczytaj więcej o Interfejs JTAG / TAP

Aplikacje do skanowania granic

JTAG, boundary scan to idealne narzędzie testowe do użytku w wielu aplikacjach. Najbardziej oczywiste aplikacje do skanowania granic znajdują się w środowisku produkcyjnym. Tutaj płyty można przetestować, a problemy, które w przeciwnym razie mogłyby pozostać niewykryte z powodu braku dostępu testowego, można odpowiednio przetestować. W rzeczywistości technologia skanowania granicznego jest łączona z innymi technologiami, aby zapewnić to, co nazywa się testerem kombinacyjnym.

Oprócz wykorzystania w testach produkcyjnych, boundary scan, JTAG, IEEE 1149, mogą być również używane w wielu innych scenariuszach testowych, w tym w rozwoju produktu i debugowaniu, a także w serwisie terenowym. Oznacza to, że kod skanowania granicznego można ponownie wykorzystać w obszarach testowych, a tym samym koszt można podzielić na te aplikacje. Nie tylko wskazuje to, że skanowanie granic jest potężnym narzędziem, ale także czyni je atrakcyjnymi finansowo.

Generowanie programu

Jednym z głównych kosztów rozwoju w dzisiejszych czasach jest koszt oprogramowania, szczególnie w przypadku skanowania granicznego, w którym jest mało sprzętu. Oznacza to, że wszelkie oszczędności, które można poczynić w czasie przeznaczonym na rozwój oprogramowania, mogą znacznie obniżyć koszty. W związku z tym generator programów testowych (TPG) jest integralną częścią systemu skanowania granic.

Zwykle generator programów testowych wymaga listy sieci testowanych jednostek (UUT) i plików Boundary Scan Description Language (BSDL) komponentów skanowania granicznego zawartych w obwodzie. Dzięki tym informacjom generator programów testowych może utworzyć wzorce testowe używane w teście. Umożliwiają one systemowi wykrywanie i izolowanie wszelkich usterek we wszystkich testowalnych sieciach w obwodzie. Możliwe jest również, aby generator programów testowych tworzył wektory testowe, które umożliwiają systemowi wykrywanie błędów w węzłach lub kołkach komponentów, które nie są granicznymi komponentami skanowania, które są otoczone przez urządzenia do skanowania granicznego

JTAG, boundary scan, IEEE 1149 to technika testowa, która jest obecnie dobrze ugruntowana. Chociaż wymaga to wygenerowania programów testowych przed użyciem, niemniej jednak zapewnia bardzo opłacalną metodę uzyskiwania dostępu do wektorów testowych do płytki drukowanej. Przy wyższej cenie nieruchomości płytek drukowanych koszt dodania sondy lub punktów dostępu dla innych rodzajów technologii testów elektronicznych byłby wygórowany, gdyby rzeczywiście był możliwy. W związku z tym skanowanie granic zapewnia rozwiązanie wielu problemów testowych po kosztach, które można zamortyzować na kilku obszarach testowych, od rozwoju, przez testy produkcyjne, po testy terenowe. We wszystkich tych środowiskach skanowanie granic stanowi skuteczne rozwiązanie, zarówno pod względem wydajności, jak i kosztów.


Obejrzyj wideo: JTAG Technologies Boundary-scan Backgrounder - Corporate u0026 Technical (Może 2022).